您现在的位置: 首页 > 网站导航收录 > 百科知识百科知识

谁能详细介绍一下芯片的设计，制造和封测技术？

芯片,光刻,工艺谁能详细介绍一下芯片的设计，制造和封测技术？

发布时间：2016-12-08加入收藏来源：互联网点击：

谁能详细介绍一下芯片的设计，制造和封测技术？

回答于 2019-09-11 08:43:50

回答于 2019-09-11 08:43:50

芯片制造的难，就是难在要不断地向物理极限发起挑战，而且你永远都不知道这个极限在哪里。不同类型的芯片所面临的物理极限都是不一样的，下面我们分类来看一下。

3D-NAND芯片

NAND这个词在外行的看来比较陌生，但实际上离我们并不远，我们买的很多固态硬盘的核心存储芯片，就是3D-NAND芯片。这个芯片的内部就像是一部住宅大厦，里面有很多的小间隔，这个间隔就是电荷存储的物理空间。那么又为什么叫它3D呢？因为原来NADA的小房子只能够盖一层，类似于一个平面，而3D-NADA可以在垂直方向上进行叠加，是一个立体的结构。这些小间隔是在半导体制造几大基本模块批量制作的，每个小间隔的组成，是经过精确设计的导体、半导体、绝缘体材料。

国产的3D-NADA芯片之所以落后，就是在于国产的芯片堆叠层数较低，目前国产的芯片最高可以做到64层，但是像三星、镁光，却可以做到128层以上。叠加的层数越多，工艺制造上的难度和问题就会越来越大，电路搭错的几率就会越高。

3D-NADA芯片的制造难度在于既要在水平方向上解决增加图案密度进而增加储存密度，又要在垂直方向上解决高深宽比刻蚀均匀性的问题。

逻辑芯片

我们日常接触的CPU芯片、显卡芯片都属于这个范畴。逻辑芯片面对的首要问题就是，随着摩尔定律的推进和尺寸的缩小。CMOS器件在某些电性能方面出现了衰退，这就需要新的器件设计。但是逻辑芯片不仅要解决微电子器件的问题，当尺寸缩小以后，工艺难度也会进一步增加。

要让尺寸缩小，分辨率更高，光刻工艺会采用浸没式光刻，就是让光源与光刻胶之间使用水来充当光路介质，这就是一个更高的挑战。尺寸的缩小不仅仅体现在图案的尺寸上，垂直方向的薄膜高度要求也越来越高，这样的前提下，原子层积淀技术被发明出来，这样的薄膜厚度上可以精确地控制到只有几层原子的厚度。

工艺越先进，工艺缺陷与失败的几率也会增加，用术语来说，就是工艺的窗口在缩小，工艺参数浮动的范围会越小。在关键的步骤里，一旦工艺指标跑出了limit,芯片制造失败的几率及风险就会大大增加。






回答于 2019-09-11 08:43:50

芯片的设计，制造，封测每一个环节都有非常复杂的流程。尽量以图片和通俗概念介绍。

首先，设计要有芯片要实现的规格目标，确定好设计目标后就用软件语言（比如Vrrilog语言）将一颗 IC 地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。

接下来便是画出平面的设计蓝图。在 芯片设计中，将这些代码放入电子设计自动化工具（EDA tool），通过电脑将 转换成逻辑电路，产生如下的电路图。之后，反覆的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。

最后，将合成完的程式码再放入另一套 EDA tool，进行电路布局与布线。在经过不断的检测后，便会形成如下的电路图。

其实设计芯片比上面要复杂的多，下面就是一张原理性的流程说明通用必要的设计步骤。

现在介绍制造这个环节。

芯片制作首先有个基板，然后在基板上进行光刻，层层堆叠，最后封装。制作步骤用下图说明。

简单介绍各流程。

金属溅镀：将欲使用的金属材料均匀洒在晶圆片上，形成一薄膜。

涂布光阻：先将光阻材料放在晶圆片上，透过光罩，将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。

蚀刻技术：将没有受光阻保护的硅晶圆，以离子束蚀刻。

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

最后便会在一整片晶圆上完成很多 IC 芯片，接下来只要将完成的方形 IC 芯片剪下，便可送到封装厂做封装

最后介绍芯片测试环节。

芯片测试流程是将封装后的芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。经测试后的芯片，依其电气特性划分为不同等级。而特殊测试则是根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客户的特殊需求，以决定是否须为客户设计专用芯片。经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。而未通过测试的芯片则视其达到的参数情况定作降级品或废品。