您现在的位置: 首页 > 网站导航收录 > 百科知识百科知识
svc什么意思(svc增强模式是什么意思)
模式,寄存器,地址svc什么意思(svc增强模式是什么意思)
发布时间：2020-12-06加入收藏来源：互联网点击：
MRS R0， CPSR ; 将CPSR寄存器内容读出到R0
BIC R0， R0，#0x80 ; 清掉CPSR中的I控制位
MSR CPSR_c，R0 ; 将修改后的值写回 CPSR寄存器的对应控制域
MOV PC，LR ; 返回上一层函数
禁用IRQ中断：
DISABLE_IRQ
MRS R0 CPSR ; 将CPSR寄存器内容读出到R0
ORR R0， R0，#0x80 ; 设置CPSR中的I控制位
MSR CPSR_c，R0 ; 将修改后的值写回 CPSR寄存器的对应控制域
MOV PC，LR ; 返回上一层函数
下表列出了不同模式的二进制数表示：
表3-3 不同工作模式对应二进制
在对开发板进行初始化时，用对不同模式指定其栈空间，下面例子对各模式的栈指针sp进行初始化：
stack_init ; 栈指针初始化函数
@ undefine_stack
msr cpsr_c， #0xdb ; 切换到未定义异常
ldr sp， =0x34000000 ; 栈指针为内存最高地址，栈为倒生的栈
; 栈空间的最后1M 0x34000000~0x33f00000
@ abort_stack
msr cpsr_c， #0xd7 ; 切换到终止异常模式
ldr sp， =0x33f00000 ; 栈空间为1M，0x33f00000~0x33e00000
@ irq_stack
msr cpsr_c， #0xd2 ; 切换到中断模式
ldr sp， =0x33e00000 ; 栈空间为1M，0x33e00000~0x33d00000
@ sys_stack
msr cpsr_c， #0xdf ; 切换到系统模式
ldr sp， =0x33d00000 ; 栈空间为1M，0x33d00000~0x33c00000
msr cpsr_c， #0xd3 ; 切换回管理模式
mov pc， lr
4、嵌入式DDR布线分析 DDR信号布线介绍
嵌入式DDR（Double Data Rate，双数据速率）设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。随着嵌入式系统的处理能力越来越强大，实现的功能越来越多，系统的工作频率越来越高，DDR的工作频率也逐渐从最低的133 MHz提高到200 MHz，从而实现了更大的系统带宽和更好的性能。然而，更高的工作频率同时也对系统的稳定性提出了更高的要求，这需要硬件设计者对电路的布局走线有更多的约束和考虑。而影响整个系统能否工作正常且稳定的最重要的部分就是DDR部分的电路设计。
嵌入式系统使用DDR内存，可以在传统的单数据数率内存芯片上实现更好的性能。DDR允许在不增加时钟频率和数据位宽的条件下，一个时钟周期内能够处理两个操作。增加的数据总线性能是由于源同步数据选通允许数据同时在选通脉冲的上升沿和下降沿被获取
DDR虽然能够给嵌入式设计带来更好的性能，但是设计者必须比以往的SDR设计更小心地处理DDR部分的PCB布线部分，否则不仅不能实现好的性能，整个嵌人式系统的稳定性也会受到影响。DDR比传统的SDR有更短的信号建立保持时间、更干净的参考电压、更紧密的走线匹配和新的I／O口信号，并且需要合适的终端电阻匹配。这些都是要面对的新的挑战。
1 DDR总线结构
对于DDR内存，JEDEC建立和采用了一个低压高速信号标准。这个标准称为“短截线串联终结逻辑（StubSeries Terminated Logic，SSTL）”。SSTL能够改进数据通过总线传输的信号完整性，这种终端设计的目的是防止在高速传输下由于信号反射导致的数据错误。
在一个典型的内存拓扑结构中，如果使用了串联匹配电阻（RS），那么它应该放在远离DDR控制器的位置。这种方法能够节约控制器附近宝贵的电路板空间，避免布线拥塞和繁琐的引脚扇出；而且也优化了从控制器到内存芯片的信号完整性，在这些位置往往有很多地址和命令信号需要可靠地被多个内存接收。
最普通的SSTL终端模型是一种较好的单终端和并联终端方案，如图1所示。这种方案包含使用一个串联终端电阻（Rs）从控制器到内存，以及一个并联终端电阻（RT）上拉到终端电压（VTT）。这种方法常见于商用电脑的主板上，但目前的嵌入式主板上为了获得更好的信号完整性和系统稳定性，也常常使用。RS和RT的值是信赖于具体的系统的，应该由板级仿真确定具体的值。
5、嵌入式学习之IRQ和FIQ之间的区别
IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于 FIQ 你必须尽快处理你的事情并离开这个模式。IRQ 可以被 FIQ 所中断，但 IRQ 不能中断 FIQ。为了使 FIQ 更快，所以这种模式有更多的影子寄存器。FIQ 不能调用 SWI（软件中断）。FIQ 还必须禁用中断。如果一个 FIQ 例程必须重新启用中断，则它太慢了，并应该是 IRQ 而不是 FIQ。
对FIQ你必须进快处理中断请求，并离开这个模式。
IRQ可以被FIQ所中断，但FIQ不能被IRQ所中断。在处理FIQ时必须要关闭中断。
FIQ和IRQ是两种不同类型的中断，ARM为了支持这两种不同的中断，提供了对应的叫做FIQ和IRQ处理器模式（ARM有7种处理模式）。
一般的中断控制器里我们可以配置与控制器相连的某个中断输入是FIQ还是IRQ,所以一个中断是可以指定为FIQ或者IRQ的，为了合理，要求系统更快响应，自身处理所耗时间也很短的中断设置为FIQ，否则就设置了IRQ。
如果该中断设置为了IRQ，那么当该中断产生的时候，中断处理器通过IRQ请求线告诉ARM，ARM就知道有个IRQ中断来了，然后ARM切换到IRQ模式运行。类似的如果该中断设置为FIQ，那么当该中断产生的时候，中断处理器通过FIQ请求线告诉ARM，ARM就知道有个FIQ中断来了，然后切换到FIQ模式运行。
简单的对比的话就是FIQ比IRQ快，为什么快呢？
ARM的FIQ模式提供了更多的banked寄存器，r8到r14还有SPSR，而IRQ模式就没有那么多，R8,R9,R10,R11,R12对应的banked的寄存器就没有，这就意味着在ARM的IRQ模式下，中断处理程序自己要保存R8到R12这几个寄存器，然后退出中断处理时程序要恢复这几个寄存器，而FIQ模式由于这几个寄存器都有banked寄存器，模式切换时CPU自动保存这些值到banked寄存器，退出FIQ模式时自动恢复，所以这个过程FIQ比IRQ快.
FIQ比IRQ有更高优先级，如果FIQ和IRQ同时产生，那么FIQ先处理。
在symbian系统里，当CPU处于FIQ模式处理FIQ中断的过程中，预取指令异常，未定义指令异常，软件中断全被禁止，所有的中断被屏蔽。所以FIQ就会很快执行，不会被其他异常或者中断打断，所以它又比IRQ快了。而IRQ不一样，当ARM处理IRQ模式处理IRQ中断时，如果来了一个FIQ中断请求，那正在执行的IRQ中断处理程序会被抢断，ARM切换到FIQ模式去执行这个FIQ，所以FIQ比IRQ快多了。
下一篇：返回列表
相关链接 |
||
| 网友回复（共有 0 条回复） |